Diseño de compuerta NAND en el simulador “Electric”

  Soy estudiante de ingeniería electrónica de la Universidad Simón Bolívar de Venezuela (USB), hace unos meses me encontraba cursando la materia “Dispositivos electrónicos” donde se nos evaluó el diseño de una compuerta NAND utilizando el programa “Electric”, anteriormente en la carrera habíamos estudiado como estaban compuestas las compuertas lógicas, sin embargo el objetivo de esta clase era indagar más sobre su funcionamiento interno.

  Se realizó el montaje esquemático de la compuerta NAND en “Electric” para ser utilizado como guía:

  Se realizó el montaje del “layout” correspondiente a una compuerta NAND.

  Como lo exige el diseño se utilizaron dos transistores NMOS y dos transistores PMOS con ancho 12 y largo de 2, conectados con placas de metal N y P activo respectivamente de iguales medidas todos rotados 90 grados, siguiendo el esquemático respectivo se juntaron los transistores N y P, guardando las distancias entre ellos para evitar errores de distancia al ser conectados. Se unieron mediante metal tipo 1 y poli silicón, para obtener el diseño deseado:

  Conocemos la tabla de la verdad de la compuerta NAND:

  Al ser el negado de la compuerta AND, cuando ambas entradas sean pulso cero, o ambas sean diferentes, en la salida se verá reflejado un pulso uno, pero cuando ambas entradas sean un pulso uno, en la salida se verá reflejado un pulso cero. Se utilizaron estos datos para simular la compuerta en el LTSPICE y poder diseñar la compuerta NAND.

  Se definieron los parámetros para el código en SPICE donde se fijó:

  La variable VDD como la fuente del circuito con un valor de 5V DC.

  Vin A como un tren de pulsos entre 0 y 5V con retardo inicial de 10nseg, un tiempo de caída y de alza de 0.5nseg y un periodo de 20nseg. Para un tiempo de simulación de 20nseg.

  A todo esto se le añadió el archivo C5-models que contiene una librería con el modelo SPICE de los transistores.

  Teniendo en las gráficas:

  Entrada A: Verde.

  Entrada B: Rojo.

  Salida Y: Azul.

  Se escogieron las entradas de esa manera para tener siempre presente un pulso uno en la entrada B, el cual es leído como la entrada de 5V, Mientras que la entrada A variará gracias al tren de pulsos por lo cual cambiará entrada de 0 a 1. Gracias al retardo inicial del tren de pulsos, la entrada A comenzará en 0V, y como la entrada B siempre esta en 5V, significan entradas de 0 y 1, por ende a la salida se observará salida 1, es decir 5V, como se ve en la tabla de la verdad de la NAND, cuando hayan transcurrido 10nseg, la entrada A cambiará a 1, es decir 5V, por ende estaremos en presencia de dos entradas 1, es decir 5V. Por ende la salida de la compuerta será un 0, es decir 0V. Pasados otros 20nseg, la entrada A volverá a cambiar y por ende a la salida se volverá a observar el voltaje de 5V.

  Así quedan demostrado que se obtiene salida 1, para los casos en que las entradas son un 0 y un 1 así como se observa el único caso donde se obtiene salida 0, que es cuando ambas entradas son 1.

   A continuación se muestra el caso donde la entrada B siempre es 0, es decir 0V, por lo cual no importa el valor de la entrada A, siempre se observará un 1 a la salida.

  Y se obtiene:

  A continuación el caso para ambas entradas 0, donde se observara que la salida siempre será 1, es decir 5V.

  De esa manera quedan demostrados todos los casos de la compuerta NAND de dos entradas, por lo que el montaje realizado en “Electric” y simulado en el LTSPICE funciona correctamente.